摘 要 Multisim仿真軟件是電路分析和設(shè)計(jì)中常用的一種輔助手段，但若時(shí)序邏輯電路設(shè)計(jì)不當(dāng)，因時(shí)延造成信號(hào)畸變，引發(fā)電路輸出狀態(tài)偏離原有的“軌道”，將使得電路功能無(wú)法實(shí)現(xiàn)。因此，競(jìng)爭(zhēng)冒險(xiǎn)是時(shí)序電路設(shè)計(jì)中必須考慮的重要方面，加入復(fù)位電路設(shè)計(jì)，是解決時(shí)序邏輯電路測(cè)試生成問(wèn)題的有效方法。
　　關(guān)鍵詞 計(jì)數(shù)器；Multisim仿真；競(jìng)爭(zhēng)冒險(xiǎn)；復(fù)位電路
　　中圖分類(lèi)號(hào)：TP391.9 文獻(xiàn)標(biāo)識(shí)碼：B
　　文章編號(hào)：1671-489X（2016）24-0023-03
　　A Problem-solving of Counter 74LS290 Multisim Simulation Cir-
　　cuit//HU Jiewei， ZHOU Huanyin， XU Feiyan， LI Lirong， SHAN Kun
　　Abstract Circuit simulation is a common auxiliary analysis and de-sign means by Multisim software， but if the sequential logic circuit design is not correct， the signal distortion may be caused by time delay，
　　and then the output state will deviate from its original orbit， what makes
　　the circuit functions cannot be achieved. So the race and hazard is quite essential and must be considered when designing logic circuit. Sometimes adding reset circuit design is an important method of sol-ving the sequential logic circuit test generation problem.
　　Key words counter； Multisim simulation； race and hazard； reset circuit
　　1 前言
　　在數(shù)字電路中使用最多的時(shí)序電路就是計(jì)數(shù)器電路，計(jì)數(shù)器不僅可以用于計(jì)數(shù)，而且可以用于定時(shí)、分頻、產(chǎn)生脈沖以及進(jìn)行數(shù)字運(yùn)算等。計(jì)數(shù)器的種類(lèi)及分類(lèi)方式很多，例如：按照計(jì)數(shù)器中的觸發(fā)器是否同時(shí)翻轉(zhuǎn)分類(lèi)，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器；從進(jìn)制來(lái)分，有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器多種；根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。而目前無(wú)論是TTL還是CMOS集成電路，都有品種齊全的中規(guī)模集成計(jì)數(shù)電路，使用者只需借助于器件手冊(cè)提供的功能表、工作波形圖以及引出端的管腳排列，就能正確地運(yùn)用這些器件。
　　Multisim軟件是美國(guó)NI（National Instruments）公司開(kāi)發(fā)的最新一款基于Windows平臺(tái)的直觀、精確、高效的電路教學(xué)與設(shè)計(jì)仿真軟件，可用于電子電路設(shè)計(jì)、開(kāi)發(fā)、測(cè)試、分析及優(yōu)化，運(yùn)用計(jì)算機(jī)仿真與虛擬儀器極大地提高了電路設(shè)計(jì)效率。
　　本文以74LS290型異步二—五—十進(jìn)制計(jì)數(shù)器為計(jì)數(shù)元件，設(shè)計(jì)一個(gè)理論分析上功能完全可實(shí)現(xiàn)的七進(jìn)制計(jì)數(shù)器。利用Multisim 10仿真軟件得到的電路測(cè)試結(jié)果為錯(cuò)誤，深入分析問(wèn)題的原因，提出加入復(fù)位電路來(lái)避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的辦法，電路改進(jìn)后可實(shí)現(xiàn)預(yù)期測(cè)試效果。
　　2 電路設(shè)計(jì)
　　目前比較常用的計(jì)數(shù)器主要是二進(jìn)制和十進(jìn)制，當(dāng)需要任意一種進(jìn)制的計(jì)數(shù)器時(shí)，可將現(xiàn)有的計(jì)數(shù)器改接而得，采用的方法主要為清零法和置數(shù)法。
　　74LS290型異步二—五—十進(jìn)制計(jì)數(shù)器 74LS290型異步二—五—十進(jìn)制計(jì)數(shù)器內(nèi)部由4個(gè)JK觸發(fā)器FF0～FF3和一些門(mén)電路構(gòu)成，共14個(gè)管腳，其功能表如表1所示。其中，12腳和13腳是R01和R02，為清零輸入端，由功能表可見(jiàn)，當(dāng)兩端全為1時(shí)，將計(jì)數(shù)器內(nèi)部的4個(gè)觸發(fā)器清
　　零。1腳和3腳是R91和R92，為置“9”輸入端，由功能表可
　　見(jiàn)，當(dāng)兩端全為1時(shí)，由8腳、4腳、5腳和9腳構(gòu)成的4輸出端QDQCQBQA=1001，即表示十進(jìn)制數(shù)9；清零時(shí)，R91和R92中至少有一端為0，不使置1，以保證清零可靠進(jìn)行。10腳和11腳是1NA和1NB，為兩個(gè)時(shí)鐘脈沖輸入端；2腳和6腳為閑置管腳；7腳為地，14腳為電源[1]。
　　既然是二—五—十進(jìn)制計(jì)數(shù)器，下面按二、五、十進(jìn)制三種情況來(lái)分析。
　　1）只輸入計(jì)數(shù)脈沖1NA，由QA輸出，F(xiàn)F1～FF3三個(gè)觸發(fā)器不用，為二進(jìn)制計(jì)數(shù)器；
　　2）只輸入計(jì)數(shù)脈沖1NB，由QD、QC、QB輸出，為五進(jìn)制計(jì)數(shù)器；
　　3）將QA端與FF1的1NB端連接，輸入計(jì)數(shù)脈沖1NA，由QD、QC、QB、QA輸出，即為十進(jìn)制。
　　基于74LS290的任意進(jìn)制計(jì)數(shù)器 將計(jì)數(shù)器適當(dāng)改接，利用其清零端進(jìn)行反饋置0，可得出小于十進(jìn)制的多種進(jìn)制計(jì)數(shù)器。異步清0，指的是計(jì)數(shù)器在S0～SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí)，利用SM狀態(tài)產(chǎn)生清0信號(hào)并反饋到異步清零端，使計(jì)數(shù)器立即返回S0狀態(tài)。由于是異步清零，所以SM狀態(tài)僅瞬間出現(xiàn)，便立即被置成S0狀態(tài)，在時(shí)序圖仿真中該狀態(tài)并不出現(xiàn)，因此通常稱(chēng)其為“過(guò)渡態(tài)”[2]。在計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中是不包含SM狀態(tài)的，若習(xí)慣在狀態(tài)循環(huán)圖中畫(huà)出該狀態(tài)，也將其獨(dú)立置于虛線框內(nèi)，表明其為無(wú)效狀態(tài)，有效狀態(tài)仍為M個(gè)狀態(tài)。
　　以七進(jìn)制狀態(tài)循環(huán)圖為例，如圖1所示，（a）圖不含過(guò)渡態(tài)，（b）圖含有過(guò)渡態(tài)。

相關(guān)熱詞搜索：計(jì)數(shù)器 仿真 LS290 Multisim